Test de las memorias de acceso-aleatorio RAM

  1. AZIMANE, MOHAMED
unter der Leitung von:
  1. Antonio Lloris Ruiz Doktorvater

Universität der Verteidigung: Universidad de Granada

Fecha de defensa: 29 von November von 1999

Gericht:
  1. Pedro Cartujo Estebanez Präsident
  2. Julio Ortega Lopera Sekretär
  3. Salvador Bracho Vocal
  4. Josep Miró Nicolau Vocal
  5. Francisco José Pelayo Valle Vocal
Fachbereiche:
  1. ELECTRÓNICA Y TECNOLOGÍA DE COMPUTADORES

Art: Dissertation

Teseo: 75454 DIALNET

Zusammenfassung

Esta tesisdoctoral recoge importantes soluciones para resolver el problema del test de las memorias de acceso aleatorio independientemente del tipo de las memorias, del diseño de las celdas de la matriz de elementos de la memoria y el diseño de decodificador. Se han introducido nuevos modelos de faltas que explican el comportamiento defectuoso de celdas adyacentes, y se han explicado a nivel eléctronico algunos defectos físicos modelados por faltas. Se han generado procedimientos de test conlocalización y distinción de las faltas. Estos procedimientos de test son independientes del diseño cel decodificador. Se han detectado todos los modelos de fatas tanto a nivel del decodificador como a nivel de la matriz de elementos de la memoria. Se ha introducido una modficación en lo que es usual en los algoritmos galope. Concretamente se ha dividido la matriz de elementos de la memoria en diferentes conjuntos de celdas, las pares, las impares, las celdas del primer y el segundo grupo para-impar. Esta divisiónpermite distinguir entre celdas de la memoria y abrir unnuevo camino para la generación de nuevos algoritmos de test capaces de cubir el máximo rango de faltas. De este modo, se ha definido el estado lógico de la matriz de elementos de la memoria, y se han detectado todas las faltas conocidas. SE hanintroducido nuevos estados lógicos de la matriz de elementos de la memoria con respecto a los usuales de los algoritmos galope; estos estados pemiten estructurar aun más los algoritmos y conocer los pasos de test aplicados y los valores esperados del contenido de la memoria. Los algorimos DITEC- y DITEC+ aplican adicionalmente los nuevos estados lógicos 01,10,0011,1100. Se han expuesto también los detalles de la aensibilidad de las faltas y se ha destacdo la idea de distancia entre los elementos galope de sensibilización de detección, además de su influencia en el cubrimiento de las faltas de acoplamiento. Se ha reducido el tiem