Contribución a la simulación, el análisis y la optimización de circuitos integrados cmos

Resumo

1.- PARTIENDO DE UNA FORMULACION EXPLICITA DE LOS RETRASOS PARA LAS PUERTAS LOGICAS DESARROLLADAS PARA LA DETERMINACION DEL PEOR CASO, HA SIDO EXTENDIDA SU VALIDEZ PARA CUALQUIER VECTOR DE ENTRADA. 2.- HA SIDO EXTENDIDO EL METODO ANTERIOR DESDE ESTRUCTURAS SIMPLES A ESTRUCTURAS COMPLEJAS, SIN PERDIDA DE PRESTACIONES DEL METODO EN RELACION AL SIMULADOR ELECTRICO SPICE. 3.- BASANDOSE EN EL METODO ANTERIOR HA SIDO DESARROLLADO UNA HERRAMIENTA INFORMATICA DE SIMULACION LOGICO-TEMPORAL. DICHO SIMULADOR TIENE UN COMPORTAMIENTO FIABLE, SIENDO MAS PRECISO QUE LOS ACTUALES, Y TENIENDO UNA VELOCIDAD DE RESPUESTA MUY RAZONABLE DE 5.000 EVENTOS POR SEGUNDO. SE ESTA COMERCIALIZANDO POR UNA EMPRESA FRANCESA UNA VERSION INDUSTRIAL LLAMADA PATH-RUNNER. 4.- HA SIDO DESARROLLADO UN NUEVO METODO PARA LA DETERMINACION DEL PEOR TIEMPO DE PROPAGACION DE UN CIRCUITO VLSI DIGITAL. ESTE METODO ES EL UNICO QUE CONOCEMOS, QUE PERMITE OBTENER UN RESULTADO CON LA PRECISION DESEADA. 5.- EL METODO DESARROLLADO ES ROBUSTO, SOLO TIENE UNA PARTE DEL ALGORITMO POTENCIALMENTE EXPONENCIAL EN EL TIEMPO DE COMPUTACION, SIENDO EN LA PRACTICA DE DURACION POLINOMIAL E INDEPENDIENTE DEL NUMERO DE CAMINOS FALSOS. 6.- SE HA DEMOSTRADO QUE LAS SOLUCIONES ADMITIDAS EN LA LITERATURA COMO OPTIMAS CON UN FACTOR DE ESCALA CONSTANTE, NO CORRESPONDEN NUNCA A UNA SOLUCION NO INFERIOR. 7.- REVISADA EXTENSAMENTE LA LITERATURA ESPECIALIZADA, ES LA PRIMERA VEZ QUE SE RESUELVE DE FORMA GLOBAL LA GENERACION AUTOMATICA DE BUFFERS, TENIENDO EN CUENTA TODOS LOS PARAMETROS DE DISEÑO Y UTILIZANDO UNA METODOLOGIA MATEMATICA,. POR LO TANTO EXACTA.