Aportes a la reducción de consumo en fpgas.

Resumen

En esta tesis se desarrolla una metodología para reducción de consumo en FPGAs a nivel topológico, arquitectural y algorítmico pues el consumo, al igual que el área o la velocidad, puede ser atacado en todos los niveles de la jerarquía de diseño, En primer lugar se revisan las principales técnicas de reducción de consumo en tecnología VLSI y el caso particular de FPGAs. Se realiza una clasificación de las diferentes ideas y se llevan a cabo algunos experimentos generales para su comprobación. A continuación , se profundiza en algunas técnicas de aplicación universal tales como la segmentación (pipelining)o, la inhabilitación de bloques. Estos conocimientos son aplicados posteriormente para reducir el consumo en máquinas de estado y en diferentes bloques aritméticos. Para las primeras, se estudian diferentes métodos de codificación y partición para diversos circuitos de prueba y número de estados. En lo referente a bloques aritméticos, los experimentos abarcan las operaciones de suma, multiplicación , multiplicación modular y división, teniendo en cuenta diferentes ideas algorítmicas y estrategicas de implementación. Las conclusiones expuestas en esta tesis se sustentan sobre un exhaustivo trabajo experimental . Se han construido y medido más de 600 circuitos en diversos modelos de FPGAs Xilinx que en conjunto abarcan más de una década de esta tecnología. Los resultados finales se resumen en una serie de recomendaciones y reglas de reducción de consumo de utilidad a nivel de diseñador.