Estudio, caracterización y simulación de transistores con modulación de la velocidad en silicio
- Francisco Gámiz Pérez Zuzendaria
- Andrés Godoy Medina Zuzendarikidea
Defentsa unibertsitatea: Universidad de Granada
Fecha de defensa: 2006(e)ko abendua-(a)k 18
- Juan Enrique Carceller Beltrán Presidentea
- Juan B. Roldán Aranda Idazkaria
- Asen Asenov Kidea
- S. Cristoloveanu Kidea
- Benjamín Iñiguez Nicolau Kidea
Mota: Tesia
Laburpena
En el presente trabajo se ha llevado a cabo un estudio del transporte de electrones en transistores con modulación de la velocidad (VMT) construidos a partir de dispositivos doble puerta de silicio sobre aislante (DGSOI) utilizando las aproximaciones de difusión-deriva y el método Ensemble Monte Carlo (EMC) al que se le han incluido correcciones cuánticas. El transistor con modulación de la velocidad (VMT) fue propuesto por el Prof. Sakaki de la Universidad de Tokio en 1982 como un medio de conseguir una modulación rápida de la corriente variando la movilidad de los portadores en lugar de la densidad de los mismos a diferencia de los MOSFETs convencionales. El concepto de VMT fue presentado originalmente introducido pensando en semiconductores compuestos III-V (heteroestructuras AlGaAs-GaAs). Sin embargo, el reciente desarrollo de la tecnología SOI y en concreto de los dispositivos de doble puerta, ha permitido la adaptación del concepto de modulación de la velocidad a la tecnología del silicio sobre aislante. La técnica utilizada para este estudio ha sido la simulación numérica del transporte electrónico mediante el método de Monte Carlo. Ésta ya se ha empleado ampliamente en el grupo de investigación para el estudio de otras estructuras tales como la Si-SiO2 presente en transistores MOS convencionales, transistores de silicio estresado sobre SiGe o transistores de simple y doble puerta de silicio sobre aislante (SG-SOI y DGSOI). Los dispositivos SOI de doble puerta han sido objeto en los últimos años de una especial atención investigadora debido, fundamentalmente, a que han sido propuestos en el Roadmap de la Industria Semiconductora, y en el Workprogramme de la IST de la Unión Europea para extender la capacidad integradora de la tecnología convencional de silicio sobrepasando la barrera de los 10nm. Para la implementación de un transistor VMT con tecnología SOI, se considera un transistor DGSOI con un espesor de silicio tal que el di