Compact Machine Learning Systems with Reconfigurable Computing

Resumen

• Introducción Recientemente, la solución más avanzada en el ámbito del internet de las cosas consistía en enviar los datos captados por los nodos sensores a la nube y esperar la respuesta del servidor. Este enfoque dependiente del servidor requiere una cantidad significativa de transmisión de datos, lo que a su vez provoca una congestión de la red. Aunque las transmisiones de datos con un rendimiento suficiente resolverían el problema, el aumento del rendimiento incrementa el consumo de energía. Además, existen problemas de privacidad relacionados con el envío de datos de los sensores directamente a la nube (por ejemplo, el envío de imágenes con caras de personas). La solución a este problema es habilitar las capacidades de inferencia y análisis de datos en el borde, que están cerca de las fuentes de datos. Este enfoque se conoce como Edge Computing. En comparación con la transmisión directa de datos, el consumo de energía se reduce potencialmente, ya que la inferencia se realiza mediante dispositivos de borde de bajo consumo, no existe un problema de latencia si el dispositivo es capaz de gestionar la inferencia en tiempo real, y la privacidad deja de ser un problema, ya que los datos en bruto no se transmiten a la nube, sino que sólo se envían los metadatos (por ejemplo, la fecha, la ubicación y la duración del evento) y los resultados de la inferencia (por ejemplo, la detección de compuestos químicos en el aire o los disparos o la asistencia por voz). En este contexto, la tesis se centra en la creación de prototipos de soluciones de inferencia de reconocimiento de patrones de FPGA con aplicaciones potenciales en la en el campo del Edge Computing, ya sea en pequeños nodos cerca de un sensor o como parte de dispositivos IoT. • Contenido de la investigación En este trabajo, los modelos propuestos son mucho más pequeños y el objetivo es contribuir a la exploración de arquitecturas de hardware simplificadas altamente/totalmente paralelas hechas a medida y no basadas en una arquitectura de von Neumann, lo cual conlleva potenciales beneficios de eficiencia energética. En particular, se han propuesto varios diseños de FPGA que implementan el proceso de inferencia de varios modelos de Aprendizaje Automático y se han probado en un conjunto de bases de datos de referencia. Las implementaciones FPGA incluyen dos modelos de computación de reservorio basados en aritmética de punto fijo de baja precisión y una Red Neuronal de Función de Base Radial basada en Computación Estocástica. Además, se ha simulado y evaluado una Red Neuronal Convolucional basada en dos variantes diferentes de computación estocástica para diferentes precisiones de bits, ambas entrenadas utilizando un enfoque de cuantización consciente del entrenamiento. • Conclusión En general, las implementaciones propuestas presentan simplificaciones que contribuyen a disminuir tanto el tamaño del circuito como su consumo, así como un entrenamiento específico para trabajar con parámetros de baja precisión. Si bien es cierto que las implementaciones detalladas en la tesis pueden considerarse independientes una de otra, cabe concluir que en la mayoría de casos se han obtenido mejoras en términos de consumo energético comparado con el estado del arte, sin que ello repercuta notablemente en el ratio de acierto. Esto hace que los diseños propuestos sean muy atractivos para pequeños dispositivos portátiles alimentados con baterías, puesto que un menor consumo energético se traduce en una mayor duración de la batería. Además, cabe destacar que un menor consumo puede ser también beneficioso para realizar inferencia a gran escala, pues un menor consumo eléctrico supone también una reducción en las emisiones de CO2 generadas.