Threshold logic circuit design of parallel adders using resonant tunneling devices

  1. Pacha, C.
  2. Auer, U.
  3. Burwick, C.
  4. Glösekötter, P.
  5. Brennemann, A.
  6. Prost, W.
  7. Tegude, F.-J.
  8. Goser, K.F.
Revista:
IEEE Transactions on Very Large Scale Integration (VLSI) Systems

ISSN: 1063-8210

Año de publicación: 2000

Volumen: 8

Número: 5

Páginas: 558-572

Tipo: Artículo

DOI: 10.1109/92.894161 GOOGLE SCHOLAR
Fuente de los datos: Scopus