Parallel adder design with reduced circuit complexity using resonant tunneling transistors and threshold logic

  1. Pacha, C.
  2. Kessler, O.
  3. Glösekötter, P.
  4. Goser, K.F.
  5. Prost, W.
  6. Brennemann, A.
  7. Auer, U.
  8. Tegude, F.J.
Revista:
Analog Integrated Circuits and Signal Processing

ISSN: 0925-1030

Año de publicación: 2000

Volumen: 24

Número: 1

Páginas: 7-25

Tipo: Artículo

DOI: 10.1023/A:1008340214369 GOOGLE SCHOLAR
Fuente de los datos: Scopus