ANTONIO
LLORÍS RUIZ
Investigador en el periodo 2017-2018
Publicaciones en las que colabora con ANTONIO LLORÍS RUIZ (25)
2006
-
Introducción a la informática
Madrid : McGraw-Hill, cop. 2006
2003
-
Sistemas digitales
McGraw-Hill Interamericana de España
2001
-
Introducción a la informática
McGraw-Hill Interamericana de España
1996
-
Diseño lógico
McGraw-Hill Interamericana de España
1995
-
Introducción a la Informática
Madrid : McGraw-Hill/Interamericana de España, D.L. 1995
1993
-
Diagnosis de circuitos analógicos mediante signaturas basadas en variaciones de parámetros de alto nivel
VIII Congreso Diseño de Circuitos Integrados: Málaga, 9 al 11 de noviembre de 1993
-
Generalized Hopfield Neural Network for Concurrent Testing
IEEE Transactions on Computers, Vol. 42, Núm. 8, pp. 898-912
-
Test-Pattern Generation Based on Reed-Muller Coefficients
IEEE Transactions on Computers, Vol. 42, Núm. 8, pp. 968-980
1992
-
Introducción a la informática
McGraw-Hill Interamericana de España
1991
-
Aplicación del espectro de Reed-Muller a la generación de patrones de test
Diseño de circuitos integrados: actas del VI Congreso. Santander, 11/15 de noviembre de 1991
-
CMOS current-mode multivalued PLA's
IEEE transactions on circuits and systems, Vol. 38, Núm. 4, pp. 434-441
-
Characterization and design of hybrid-mode CMOS circuits
International Journal of Electronics, Vol. 71, Núm. 4, pp. 591-607
-
Implementation and applications of multivalued decoders
International Journal of Electronics, Vol. 70, Núm. 4, pp. 785-794
-
Optimization problems on concurrent testing solved by neural networks
Lecture Notes in Computer Science (including subseries Lecture Notes in Artificial Intelligence and Lecture Notes in Bioinformatics)
-
Universal Built-In Self-Test Procedure for CMOS PLA’s
IEEE Transactions on Circuits and Systems, Vol. 38, Núm. 8, pp. 941-945
-
Using reed-muller coefficients to synthesise optimal prediction modules for concurrent testing
Electronics Letters, Vol. 27, Núm. 14, pp. 1243-1245
1989
-
Some improvements in the implementation of multithreshold and multivalued I2.L circuits
International Journal of Electronics, Vol. 66, Núm. 1, pp. 19-34
1988
-
Design of decoders for Q-valued logic circuits.
Proceedings of The International Symposium on Multiple-Valued Logic
1987
-
Procedimiento de síntesis para circuitos decodificadores multivaluados
XXI Reunión bienal de la Real Sociedad española de Física: programa, Salamanca 4 al 10 de octubre, 1987
-
Síntesis automatizada de funciones multivaluadas: multiplexores
Universidad de Granada