JUAN ANTONIO
LÓPEZ VILLANUEVA
CATEDRÁTICO DE UNIVERSIDAD
Universitat de Barcelona
Barcelona, EspañaPublicaciones en colaboración con investigadores/as de Universitat de Barcelona (2)
1998
-
Monte Carlo simulation of a submicron MOSFET including inversion layer quantization
VLSI Design, Vol. 6, Núm. 1-4, pp. 287-290
1990
-
Analysis of a reverse-biased linearly graded junction with high concentration of deep impurities
Solid State Electronics, Vol. 33, Núm. 7, pp. 805-811